김상완

기존 MOSFET의 물리적 한계와 터널링 전계 효과 트랜지스터(TFET)의 낮은 성능 문제를 해결하기 위한 혁신적인 TFET 제조 기술을 소개합니다. 본 기술은 Si 및 SiGe 층을 활용한 핀 구조체 기반의 새로운 트랜지스터 제조 방법을 제시합니다. 특히, 복수의 브릿지 채널 형성 및 Ge 주입 공정을 통해 터널링 효율과 면적을 획기적으로 증가시키고 게이트의 채널 장악력을 개선합니다. 이를 통해 초저전력 및 고에너지 효율의 TFET를 구현하여 비약적인 전류 향상을 달성합니다. 간소화된 공정으로 저비용 고성능 차세대 반도체를 제조할 수 있는 길을 엽니다.

터널 전계효과 트랜지스터(TFET)는 차세대 저전력 로직 소자이나, 낮은 구동 전류와 높은 정적 소비 전력은 해결해야 할 과제였습니다. 본 발명은 이러한 문제점을 개선하고자, 게이트 및 소스/드레인 영역에 인가되는 전압 차이를 활용하여 게이트 측벽 스페이서에 전자 또는 정공을 주입하는 방식을 제안합니다. 이를 통해 TFET의 구동 전류 및 양극성 전류의 문턱 전압을 효과적이고 독립적으로 조절할 수 있습니다. 본 기술은 TFET의 전력 효율을 극대화하여 차세대 반도체 기술 발전에 크게 기여할 것입니다.